Advanced Packaging

Side-by-Side (2.5D) vs 3D 堆叠

两种先进封装把多颗 chiplet 集成在一起的方式——一个平铺并排，一个垂直叠放。核心区别在于 die 之间怎么连、热往哪走、面积怎么算。

Side-by-Side · 2.5D

并排平铺

Package Substrate 基板 Silicon Interposer 硅中介层 Logic die HBM 内存 横向短互连 热源摊开 · 各自向上散热

die 并排放在硅中介层 / 桥上，靠横向走线互连。例：台积电 CoWoS、Intel EMIB。

3D Stacking

垂直堆叠

Package Substrate 基板 Base die (Logic) Top die (Mem) TSV 垂直穿孔 热叠在一起 · 下层难散 占用平面面积最小 ✓

die 上下叠放，靠 TSV（硅通孔）垂直打通。例：Intel Foveros、HBM 内部堆叠、AMD 3D V-Cache。

主要区别一览

维度Side-by-Side（2.5D 并排）3D（垂直堆叠）
互连方式 硅中介层 / 桥上的横向走线微凸点 + interposer / EMIB TSV 垂直穿孔直接打通混合键合 hybrid bonding
互连密度 / 带宽 高走线较长，受平面距离限制 最高垂直最短路径，密度可达数量级领先
互连功耗 / 延迟 低仍需横向跑一段 更低路径最短
散热 较好热源平铺摊开，各自向上散 差 / 最大瓶颈热量上下叠压，下层 die 散热难
平面面积 / 体积 占面积大die 平铺，封装尺寸大 最省同功能更小 footprint，适合移动端
制造难度 / 成本 相对低、成熟良率更稳 高TSV、超薄晶圆、键合对位、测试难
典型应用 GPU+HBM、AI 加速卡CoWoS / EMIB HBM 内部、缓存堆叠、移动 SoCFoveros / 3D V-Cache

一句话抓住差异

连法不同
并排靠 interposer 横向连；3D 靠 TSV 垂直连——这是物理本质区别。
热 vs 密度的取舍
3D 用更难的散热换最高互连密度和最小体积；并排用更大面积换更好散热和更易制造。
成本/良率
并排更成熟、良率稳、成本可控；3D 工艺与测试都更贵更难。
谁解决谁的瓶颈
两者常叠加使用：HBM 自身是 3D 堆叠，再被并排放到 GPU 旁——现代 AI 芯片是 2.5D + 3D 混合。
本质总结：Side-by-Side（2.5D）= 平铺 + 横向互连，赢在散热与制造成本；3D = 叠放 + TSV 垂直互连，赢在带宽密度与体积。前者解决「大芯片做不大、散热不能炸」，后者解决「互连要最短、空间要最省」。